跳至主要內容

专利

iEDA大约 2 分钟

中国发明专利

[1] 布线资源预分配方法、装置、计算设备及存储介质. 公开号:CN116362194A.

[2] 时延预测方法、装置、设备及存储介质. 公开号:CN116522834A.

[3] 时钟树联合优化方法、装置、设备及计算机可读存储介质. 公开号:CN116402013A.

[4] 宏单元布局方法、设备及计算机可读存储介质. 公开号:CN116306465A.

[5] 集成电路布局方法、设备及计算机可读存储介质. 公开号:CN116467981A.

[6] 芯片电路布局方法、装置、设备及存储介质. 公开号:CN116384315A.

[7] 芯片单元布局优化方法、装置、设备及可读存储介质. 公开号:CN116306463A.

[8] 神经网络模型的不确定性估计方法及其相关设备. 公开号:CN116307216A.

[9] 基于权值的时序驱动布局方法、装置、设备及存储介质. 公开号:CN116245068A.

[10] 电容提取方法、装置、电子设备及存储介质,公开号:CN118486014A.

[11] 3D芯片布局模型及其构建方法、3D芯片布局方法,申请号:202411637071.2.

[12] 芯片自加热效应的跨层评估方法、装置、设备及存储介质,申请号:202510063680.X.

[13] 布局时序优化方法、装置、设备、存储介质及产品,公开号:CN118468793A.

[14] 平面设计规则检查方法、装置、电子设备及存储介质,公开号:CN118468803A.

[15] 电路重写方法、装置、设备及存储介质,公开号:CN118485032A.

[16] 电路图池化方法、装置、设备、存储介质及计算机程序产品,公开号:CN118468777A.

[17] 布线前时延预测方法、装置、设备、存储介质及程序产品,公开号:CN118350339A.

PCT专利

[1] 3D芯片布局模型及其构建方法、3D芯片布局方法,申请号:PCT/CN2024/134559.

[2] 芯片自加热效应的跨层评估方法、装置、设备及存储介质,申请号:PCT/CN2024/072206.